计算机研究与发展

作者：贾迅,邬贵明,谢向辉,吴东,

关键词：矩阵乘, 协处理器, 加速, 浮点, 硬件定制,

矩阵乘运算在多个应用领域特别是数值计算领域被广泛使用，但双精度浮点矩阵乘在CPU，GPGPU，FPGA等现有计算平台上的性能和效率受限，其往往成为大规模数值计算应用的性能瓶颈.针对该问题，以线性阵列计算结构为基础，研究了双精度浮点矩阵乘的定制加速.首先，对线性阵列计算结构进行了双缓冲优化并设计了针对双缓冲的存储访问调度，以提高结构的计算效率.其次，提出了矩阵乘协处理器和加速计算系统的结构，构建了协处理器的性能模型并对其结构设计空间进行了探索.最后，验证了协处理器的功能正确性并在某主流工艺下评估了其硬件开销.实验结果表明，设计的双精度浮点矩阵乘协处理器可以达到3TFLOPS的计算性能和99%的计算效率.与NVIDIAK40GPGPU相比，协处理器执行双精度浮点矩阵乘的性能是K40的1.95倍，而面积开销仅为K40的21.05%.探索了定制加速结构设计在高性能计算中的应用，对现有计算系统的性能提升具有一定的参考价值.

来源：2019年第2期

《计算机研究与发展》期刊编辑部

查看计算机研究与发展杂志2019年第2期