声明
严正声明：本站非期刊官网，非中介代理。
本站仅提供学术规范服务：快速预审、润色编辑服务、中英文查重、降重、去重服务、推荐合适的期刊投稿等学术规范服务。 如需提供学术规范服务请联系在线编辑。
国内刊号：11-1777/TP
国际刊号：1000-1239
发布日期:
作者：李开,曾坤,荣培涛,陈志强,张甜,王永文,
关键词：芯粒, 设计空间探索, 模拟, 评估, 微架构,
基于先进封装技术的芯粒（Chiplet）集成芯片在制造成本、设计效率以及专用定制等方面更具优势，是延续芯片性能增长的有效途径.设计空间探索（designspaceexploration，DSE）作为体系结构量化分析的重要方法，能够帮助设计者理解并权衡设计参数间的复杂关系.但是将传统的芯片体系结构DSE方法直接应用于Chiplet设计时，存在评估不全面、模拟不精确以及探索效率低下等问题，针对这些问题提出了解决方案FireLink，作为一个面向Chiplet设计空间探索的评估框架，它支持Chiplet微架构以及互连网络的建模和模拟，具备高效评估性能、功耗、面积和成本指标的能力.此外，在该框架下采用了ID3（iterativedichotomiser3）机器学习算法进行了实验，结果显示该框架能够有效提高DSE的效率.与现有的DSE框架和方法相比，FireLink在评估全面性、建模完整性和高效性方面具有显著优势，使得设计者能够在更短时间内探索更广泛的设计空间，进而选定较优的Chiplet设计方案.
来源：2025年第5期
《计算机研究与发展》期刊编辑部
严正声明：本站非期刊官网，非中介代理。
本站仅提供学术规范服务：快速预审、润色编辑服务、中英文查重、降重、去重服务、推荐合适的期刊投稿等学术规范服务。 如需提供学术规范服务请联系在线编辑。